INGENIEUR CHEF DE PROJET FPGA H/F (Hauts-de-Seine)

Présentation de l'entreprise

ELSYS Design

Alliant la maîtrise de la conception électronique et du développement de logiciels, ELSYS Design s'affirme depuis sa création comme une référence dans le domaine de la conception de systèmes.

Avec un positionnement original alliant Service et R&D, ELSYS Design développe de véritables partenariats avec ses clients et apporte des solutions personnalisées à leurs spécificités et leurs besoins.

De l'assistance technique à la mise en place de centres de développement dédiés en passant par la prise en charge de projets complets, ELSYS Design met en œuvre son expertise métier couvrant l'ensemble des compétences nécessaires à la conception de système électroniques :
- Expertise système (architecture, intégration, méthodologie)
- Logiciels embarqués
- Conception électronique hardware.

Voir toutes les offres du recruteur

Descriptif du poste

Dans le cadre de sa croissance, ELSYS Design cherche à renforcer ses équipes de conception FPGA et notamment en recrutant un chef de projet FPGA.

Dans le cadre de développements FPGA sous forme de forfaits ou de plateaux, vous aurez en charge les aspects suivants :
- Participation à l’élaboration des réponses à appel d’offre,
- Suivi technique du client,
- Suivi de l’avancement du projet,
- Management des membres de votre équipe,
- Participation au développement FPGA selon la taille de votre équipe.

Il s’agit d’un poste à fort potentiel d’évolution à court ou moyen terme en fonction de votre expérience pouvant aboutir à différents type de postes (architecture système, responsable métier, avant-vente).

Profil recherché

De formation type ingénieur BAC+5 en électronique, vous justifiez d’une solide expérience de 5 à 10 ans dans le développement FPGA au cours de laquelle vous avez perfectionné les compétences suivantes :
- Design RTL en VHDL et/ou Verilog
- Connaissance des toolchains Xilinx et/ou Altera, et Modelsim
- Participation à l’ensemble du flow de développement : spécification, RTL, synthèse, analyse gate, optimisation du design et du placement routage en fonction des contraintes de timing, validation sur cible Xilinx et/ou Altera.

Une première expérience en tant que chef de projet sera appréciée mais n’est pas une condition sine qua non.

Anglais technique indispensable.