CadremploiCadresOnlineJobfinance

INGENIEUR FPGA VHDL VIDEO JEUNE DIPLOME H/F (Hauts-de-Seine)

Vous ne pouvez plus postuler à cette annonce.
Cette annonce est expirée.
  • Publiée le : 09/08/2012
  • Société : ELSYS Design
  • Contrat : CDI
  • Référence : CO_FN_0507_FPGA_JD
  • Localisation : Hauts-de-Seine
  • Secteur : Électronique industrielle / Électromécanique

Présentation de l'entreprise

ELSYS Design

ELSYS Design : Imaginer et Concevoir les Systèmes Electroniques du Futur
ELSYS Design est le spécialiste en conception de systèmes embarqués (métiers du hardware, du logiciel et des systèmes électroniques). Entreprise française, elle a donné naissance à ADVANS Group, l’un des leaders européens de la spécialité (850 ingénieurs, 63M€ de chiffre d’affaires).

ELSYS Design, de par son positionnement métier unique, permet à ses ingénieurs d’exercer leurs compétences dans de nombreuses industries – aérospatiale, défense, énergie, médical, multimédia, télécom, transports… Les modes d’interventions sont variés : ELSYS Design est la seule société de cette envergure à présenter une activité répartie de façon équilibrée entre l’assistance technique, les forfaits et les centres de développement dédiés.

Fondée par des ingénieurs, managée par des ingénieurs, ELSYS Design rassemble les meilleurs talents, dans un environnement propice à l’enrichissement de leurs compétences. L’entreprise et son groupe offrent de nombreuses opportunités d’évolution, en France et à l’international – management de projet, expertise technique, fonctions commerciales...
Positionnée à la pointe des technologies, ELSYS Design participe également à des projets de recherche et favorise l’essaimage de sociétés innovantes.

Voir toutes les offres du recruteur

Descriptif du poste

Intégré à une équipe d'ingénieurs FPGA, vous intervenez sur la conception de différentes IPs de traitement de signal vidéo.

La chaine de traitement vidéo se compose d'IPs de traitement implémentés sur FPGA Xilinx Spartan3 intégrant le softcore MicroBlaze pour le paramétrage des IPs ainsi que la distribution des fluxs.

Sous la responsabilité du chef de projet, vous devrez :
- Rédiger les spécifications d'IPs de traitement vidéo : correction automatique d'histogramme, zoom, fusion de flux...
- Concevoir ces IPs (codage VHDL, synthèse, écriture des contraintes de timing et de placement)
- Ecrire la documentation de test, les testbenches et effectuer les tests unitaires
- Gérer les évolutions du code

Profil recherché

Ingénieur en électronique ou de formation équivalente, vous avez une expérience de stage significative dans le développement VHDL pour FPGA ou ASIC.
Vous avez une maitrise pratique du langage C.

Mon compte

Identifiez vous pour accéder à votre compte emploi


Mot de passe oublié
Pas encore inscrit ?Je crée mon compte

Alerte e-mail Dépôt CV

5 bonnes raisons de s'inscrire

  • Dépôt de CV dans notre CVthèque
  • Création d'Alertes E-mail
  • Gestion de vos candidatures
  • Historique de vos recherches
  • Invitations à des salons de recrutement